超低電圧、レベル変換、24ビットFm+ I²Cバス/SMBus I/Oエキスパンダ

PCAL6524

PCAL6524は、ファストモード・プラス (Fm+) I²Cバス・インターフェース経由で多くのマイクロコントローラ・ファミリにリモートI/O拡張を提供する、24ビット汎用I/Oエキスパンダです。超低電圧インターフェースにより、最小0.8 Vで動作するマイクロコントローラに直接接続できます。

NXP® I/Oエキスパンダは、バッテリー駆動のモバイル・アプリケーションでセンサやプッシュボタン、キーパッドを接続する場合など、相互接続数を最小限に抑えてI/Oを追加する必要がある際にシンプルなソリューションを提供します。柔軟な一連のGPIOを備えるとともに、最小0.8 Vの電圧レベルで動作するプロセッサと、1.65 V～5.5 Vの異なる電圧レベルで動作する複数のI/Oデバイスとの相互接続を単純化します。PCAL6524にはレベル・シフト機能が内蔵されており、互換性のないI/O電圧間の接続を必要とする混在した電源構成のシステムが極めて柔軟に動作できるようにします。これにより、インターフェース側 (SDA/SCL) の次世代の低電圧マイクロプロセッサやマイクロコントローラと、ポート側の高電圧のペリフェラルとの間でシームレスな通信が可能です。

PCAL6524には、VDD(I2C-bus)とVDD(P)という2つの供給電圧があります。VDD(I2C-bus)はコントローラ側（マイクロコントローラなど）のインターフェースに電圧を供給し、VDD(P)はコア回路とポートPに電圧を供給します。PCAL6524での双方向の電圧レベル変換は、VDD(I2C-bus)経由で行われます。VDD(I2C-bus)は外部のSCL/SDAラインのVDDに接続される必要があります。これがI²CバスからPCAL6524へのVDDレベルを示す一方で、PCAL6524のポートPの電圧レベルはVDD(P)によって決まります。

PCAL6524は、1 MHzまでの速度でFm+ I²Cバスの仕様を完全に満たし、アジャイル I/Oを実装しています。また、I/Oを強化するために特別に設計された追加機能として、プログラム可能な出力ドライブ強度、ラッチ可能な入力、プログラム可能なプルアップ/プルダウン抵抗、マスカブル割込み、割込みステータス・レジスタ、プログラマブル可能なオープン・ドレインまたはプッシュプル出力があります。

アジャイルI/Oのその他の追加機能には、I²CソフトウェアのリセットやデバイスIDが含まれます。割込みは、レベルまたはエッジによって指定可能であり、他の割込みイベントを妨げることなく個別にクリアすることができます。また、スイッチ・デバウンス・ハードウェアも実装されています。

電源投入時には、I/Oは入力として構成されます。ただし、I/Oのコンフィギュレーション・ビットを書き込むことで、システム・コントローラはI/Oを入力と出力のいずれとしても有効にできます。各入力または出力のデータは、対応する入力または出力レジスタに保持されます。入力ポート・レジスタの極性は、極性反転レジスタで反転することができるため、外部ロジック・ゲートを省略できます。プログラム可能なプルアップおよびプルダウン抵抗により、ディスクリート・コンポーネントが不要になります。

パワーオン・リセットは、レジスタをデフォルトの状態に戻し、I²Cバス/SMBusのステート・マシンを初期化します。RESETピンにより、デバイスの電源を切らずにリセット/初期化を実行できます。システム・コントローラは、I²Cコマンドを使用してリセットを実行し、すべてのレジスタをデフォルトの状態に初期化することもできます。

PCAL6524のオープン・ドレイン割込み (INT) 出力は、いずれかの入力の状態が対応する入力ポート・レジスタの状態と異なる場合にアクティブになります。同様に、入力ピンのエッジでINT出力がアクティブになるよう指定することもできます。柔軟性を最大限に高めるために、多数の割込みマスク機能が用意されています。

INTは 、マイクロコントローラの割込み入力に接続できます。このライン上で割込み信号を送ることで、リモートI/OはI²Cバス経由で通信することなく、ポートに受信データがあるかどうかをマイクロコントローラに知らせることができます。したがって、PCAL6524は常に単純なターゲット・デバイスとして動作できます。入力ラッチ機能は、入力ピンの状態を保持またはラッチし、割込みの要因となった論理値を、コントローラが割込みを処理できるようになるまで保持します。これにより、高速で変化する入力に対するホストの割込み処理応答時間が最小限に抑えられます。

デバイスのポートPの出力には、デバイスの消費電流を低く抑えながらLEDを直接駆動するための25 mAのシンク機能が備わっています。

1つのハードウェア・ピン (ADDR) を使用して、固定されたI²Cバス・アドレスをプログラムおよび変更し、最大4つのデバイスで同じI²CバスまたはSMBusを共有させることができます。

製品詳細

特長

主な特長

  • I²Cバスからパラレル・ポートへのエクスパンダ
  • 1 MHzファストモード・プラスI²Cバス
  • 0.8 V～3.6 Vの動作電源電圧範囲（I²Cバス側）
  • 0.8 V～3.6 VのSCL/SDAと1.8 V、2.5 V、3.3 V、5.5 VのポートP間で双方向の電圧レベル変換およびGPIOの拡張が可能
  • 低いスタンバイ消費電流：3.3 VDD(P)で2.0 μA（標準）
  • SCLおよびSDA入力におけるシュミット・トリガ・アクションによる緩やかな入力遷移と優れたスイッチング・ノイズ耐性
    • Vhys = 0.05 V（標準、0.8 V時）
    • Vhys = 0.18 V（標準、1.8 V時）
    • Vhys = 0.33 V （標準、3.3 V時）
  • 5.5 VトレラントI/Oポートおよび3.6 VトレラントI²Cバス・ピン
  • アクティブLOWのリセット入力 (RESET)
  • オープン・ドレインのアクティブLOW割込み出力 (INT)
  • 内蔵パワーオン・リセット
  • SCL/SDA入力のノイズ・フィルタ
  • LEDを直接駆動するための最大25 mAのドライブ能力を備えたラッチ出力
  • JESD 78クラスIIに準拠した100 mAを超えるラッチアップ性能
  • 出力ポート構成：バンク選択可能またはピン選択可能なプッシュプルまたはオープン・ドレイン出力ステージ
  • 割込みステータス：読み取り専用レジスタで割込み要因を識別
  • ビット単位の割込みエッジ指定
  • 他のイベントを妨げずに個々の割込みをクリア
  • クリアせずにすべての割込みイベントを読み取り
  • スイッチ・デバウンス・ハードウェア
  • ジェネラル・コールでのソフトウェア・リセット
  • I²Cソフトウェア・デバイスID機能

JESD 22を超えるESD保護

  • 2000 V、人体モデル (A114-A)
  • 1000 V、デバイス帯電モデル (C101)

パッケージ

  • TSSOP32
  • HUQFN32
  • VFBGA36

ビット単位のI/Oプログラミング機能

  • 出力ドライブ強度：静電容量の低いアプリケーションで立ち上がり/立ち下がり時間を短縮する4つのプログラム可能なドライブ強度
  • 入力ラッチ：入力ポート・レジスタの値の変更を入力ポート・レジスタが読み取られるまで保持
  • プルアップ/プルダウン機能：フローティング入力またはプルアップ/プルダウン抵抗のイネーブル
  • プルアップ/プルダウン選択：100 kΩプルアップ/プルダウン抵抗の選択
  • 割込みマスク： 入力の状態が変化したときの割込みの発生を防ぎ、スプリアス割込みを防止

長期製品供給プログラム

部品番号： PCAL6524HE.

ドキュメント

クイック・リファレンス ドキュメンテーションの種類.

フィルタ

1-5 の 9 ドキュメント

全て表示

デザイン・ファイル

フィルタ

1 設計・ファイル

ハードウェア

フィルタ

3 ハードウェア提供

エンジニアリング・サービス

2 エンジニアリング・サービス

本製品をサポートするパートナーの一覧は、 パートナーマーケットプレイス.

トレーニング

フィルタ

1 トレーニング

サポート

お困りのことは何ですか？?

  • Narrow your search
検索