LPC553x/S3x：高度なアナログArm®Cortex®-M33ベースMCUファミリ

LPC553x

画像にカーソルを合わせると拡大表示されます。

LPC553x/S3x MCUファミリは、世界初の汎用Cortex-M33ベースMCUシリーズをさらに拡充した製品で、パフォーマンスの大幅な向上、パリティまたはECCを搭載したオンチップRAM、改良されたセキュリティ機能、高精度アナログの追加とともに、費用対効果に優れた40nm NVMプロセス技術が活用されています。

LPC553x/S3xファミリには、10倍のクロック・サイクル低減を実現する独自のDSPアクセラレータが搭載されているため、信号処理の効率が飛躍的に向上します。

製品詳細

セクションを選択:

ブロック図

LPC553x/55S3x MCU

LPC55S3x 3x BD New
図を取得する PDF

特長

Arm® Cortex®-M33コア (r0p4)

  • 最大150 MHzの周波数で動作
  • デジタル・シグナル・プロセッシング (DSP) 命令を統合
  • 浮動小数点演算ユニット (FPU) およびメモリ保護ユニット (MPU)
  • ネスト型ベクタ割込みコントローラ (NVIC) 内蔵のArm Cortex M33
  • ソースの選択によるノンマスカブル割込み (NMI) 入力
  • 8つのブレークポイントと4つのウォッチ・ポイントを備えたシリアル・ワイヤ・デバッグ。拡張デバッグ機能およびトレース (ETM) 向けのシリアル・ワイヤ出力を含む
  • システム・ティック・タイマ

DSPアクセラレータ/コプロセッサ

  • 固定および浮動小数点DSP機能用のハードウェアDSPアクセラレータ (PowerQuad)
    • PowerQuadは、4つの専用4 kB SRAMのバンクを使用
  • 暗号化/FFTエンジン（公開鍵暗号 (PKC)）
    • PKCは、CPUとDMAエンジンからもAHBアクセス可能な4 KBのSRAMバンクを使用

オンチップ・メモリ

  • フラッシュ・アクセラレータ、8 kBの低消費電力キャッシュ、および512バイトのページ消去と書き込みを備えた、最大256 kBのオンチップ・フラッシュ・プログラム・メモリ
  • コード・バス上の16 kB SRAMとシステム・バス上の112 kB SRAM（112 kBは連続）で構成される、合計で最大128 kBのSRAM
    • 112 kBはパリティ、16 kBはECCを搭載したSRAM

セキュリティ機能

  • Arm TrustZone®対応
  • オンチップ・フラッシュに書き込まれるデータをリアルタイムで暗号化し、暗号化されたフラッシュ・データを読み取り時に復号化するPRINCEモジュールを搭載。これにより、アプリケーション・コードの保護などの資産保護を可能にし、セキュアなフラッシュ更新を実現。外部メモリを暗号化可能で、コントローラが外部メモリからデータをフェッチする際にコンテンツをオンザフライで復号化。
  • PUFから直接供給される鍵またはソフトウェア付属の鍵を使用した、AES-256暗号化/復号化エンジン。AES-GMACモードをサポート。
  • 専用DMAコントローラによりセキュア・ブートをサポートするセキュア・ハッシュ・アルゴリズム (SHA2) モジュール。
  • シリコン指紋専用SRAMを使用した物理複製困難関数 (PUF：Physically Unclonable Function)。PUFにより、64～4096ビットの鍵サイズを生成、保存、および再構築可能。ハードウェアの鍵抽出*を含む
  • デバイスを一意に識別するための128ビットのシリアル番号 (UUID)
  • セキュアな汎用I/O
  • 真性乱数ジェネレータ (TRNG)
  • セキュア・ブートをサポート
  • コード・フローの整合性を検出するコード・ウォッチドッグ
  • Device Identifier Composition Engine (DICE)
  • 以下をサポートするオンチップROMブートローダ：
    • オンチップ・フラッシュおよび外部フラッシュからのイメージのブート
    • CRC32によるイメージの整合性チェック
  • 次のインターフェース上でのイン・システム・プログラミング (ISP) コマンドを使用したフラッシュ・プログラミング：
    • HIDクラスのデバイスを使用するUSB0インターフェース
    • 自動ボーレート検知を備えたUARTインターフェース (Flexcomm 0)
    • モード3（CPOL = 1およびCPHA = 1）を使用する高速SPIレスポンダ・インターフェース (Flexcomm 8)
    • I2Cレスポンダ・インターフェース (Flexcomm 1)
    • CAN-FD ISP
  • ROM API機能：
    • フラッシュ・プログラミングAPI
    • 電源制御API
    • OTPプログラミングAPI
    • フラッシュ保護領域 (PFR) プログラミング
    • NXPセキュア・ブート・ファイル形式バージョン3.1（SB3ファイル）を使用するセキュア・ファームウェア・アップデートAPI
  • PRINCEの暗号化フラッシュ領域およびIPEDの暗号化外部フラッシュからのイメージのブート。
  • NXPデバッグ認証プロトコル・バージョン1.0 (RSA-2048)、1.1 (RSA-4096)、およびバージョン2.0（ECDSA-256、DARのUUID）
  • デバッグ認証によってシール済み部品を障害分析モードに設定
  • リマップ機能を使用したオンチップ・フラッシュからのデュアル・イメージ（最新バージョンをブート）
  • 外部Octal/QuadSPIデバイスからRAMへのイメージのローディング。
  • Octal/QuadSPIデバイスに存在するExecute-in-Place (XIP) イメージのブート
  • フラッシュ・アドレスのリマップ機能による、Octal/QuadSPIフラッシュ内のデュアルExecute-in-Place (XIP) イメージ
  • Flexcommに接続された1ビットSPIフラッシュ・デバイスからのLoad-to-RAMブート・モード（PFRで選択可能）：通常ブート・オプションおよびリカバリ・ブート・オプション
  • USBデバイスのDFU接続（デバイスのみ）
  • セキュリティで保護されていないデバイスでのコード読み取り保護 (CRP)
  • 水晶発振子不要のUSB ISPデバイス・モード
  • セキュア・ブートは以下をサポート：
    • 暗号化署名の検証としてのSHA256ダイジェストのRSASSA-PKCS1-v1_5署名
    • RSA-2048ビット公開鍵（モジュラス2048ビット、指数32ビット）
    • RSA-4096ビット公開鍵（モジュラス4096ビット、指数32ビット）

シリアル・インターフェース

  • FlexCommインターフェースには、最大8つのシリアル・ペリフェラルを搭載。各FlexCommインターフェースは、ソフトウェアによりUSART、SPI、I2CおよびI2Sインターフェースとして選択可能。各Flexcommインターフェースで、共通のフラクショナル・ボーレート・ジェネレータとタイムアウト機能を含むさまざまなクロッキング・オプションが利用可能。Flexcommインターフェースの0～5はそれぞれ1つのI2Sチャネル・ペアを提供し、Flexcommインターフェースの6～7はそれぞれ4つのI2Sチャネル・ペアを提供。
  • I2Cバス・インターフェースは、最大1 Mbit/秒のデータ・レートと複数のアドレス認識およびモニタ・モードを備えたファストモードおよびファストモード・プラスをサポート。2セットの真のI2Cパッドではレスポンダとして高速モード（3.4 Mbit/秒）もサポート
  • 高速SPI（Flexcomm 8、コントローラとレスポンダのいずれも50 MHz）
  • デシメータおよび音声アクティベーション検出を備え、最大2つのチャネルをサポートするデジタル・マイクロホン・インターフェース。1つのチャネル・ペアをI2Sに直接ストリーミング可能。DMICはDMAをサポート。
  • 1つのI3Cバス・インターフェース
  • 専用DMAコントローラを備えた1つのCAN FDモジュール
  • オンチップPHYおよび専用DMAコントローラを搭載したUSB 2.0フル・スピードのホスト/デバイス・コントローラ。デバイス・モードでの水晶発振子不要の動作をサポート

デジタル・ペリフェラル

  • 52チャネル、最大53のプログラム可能なトリガを備えたDMA0コントローラ。すべてのメモリとDMA対応ペリフェラルにアクセス可能
  • 16チャネル、最大25のプログラム可能なトリガを備えたDMA1コントローラ。すべてのメモリとDMA対応ペリフェラルにアクセス可能
  • CRCエンジン・ブロックは、DMAのサポートにより、3つの標準多項式のいずれかを使用して提供されたデータのCRCを計算可能
  • 最大66本の汎用入力/出力 (GPIO) ピン
  • 汎用I/Oレジスタを高速アクセス向けAHBに配置。DMAは汎用I/Oポートをサポート
  • 立ち上がり、立ち下がりまたは両方の入力エッジによりトリガされるピン割込み (PINT) として、最大8つの汎用I/Oを選択可能
  • 2つの汎用I/Oグループ割込み (GINT) により、入力状態の論理 (AND/OR) の組み合わせに基づく割込みが可能
  • 最大16の機能オプションをサポートするI/Oピン構成
  • 8 kBキャッシュとeXecute-in-Place (XiP) の動的復号化を備え、DMAをサポートする外部フラッシュ用のFlexSPIフラッシュ・インターフェース。FlexSPIは1つのポートを搭載：クアッドまたはオクタル動作をサポートする高速チャネルA。アドレスのリマッピングを介したデュアル・イメージをサポート。
  • AOI (AND/OR/Invert) を組み合わせた2つのロジック・モジュールと専用の入出力信号セット。各AOIは、異なるペリフェラル・マルチプレクサを介して個々のペリフェラルに供給される4つの出力を搭載

アナログ・ペリフェラル

  • サンプル・レートが16ビット・モードで2.0 Mサンプル/秒、12ビット・モードで3.13 Mサンプル/秒の4つのシングルエンド16ビット、または2つの差動入力のADC（選択可能）。8つの差動チャネル・ペア（または16のシングルエンド・チャネル）と複数の内部および外部トリガ入力を搭載。ADCは、2つの独立したシーケンスの制御のもとで4つの同時変換をサポート
  • 内蔵温度センサを両方のADCに接続済み
  • 最大4つの入力ピンと内部リファレンス電圧を備えた常時オン・ドメインの1つのコンパレータ。低消費電力モードからのウェイクアップ・ソースとして使用可能
  • 最大5つの入力ピンと内部リファレンス電圧を備えた3つの高速コンパレータ
  • 3つの12ビットDAC（サンプル・レート最大1.0 Mサンプル/秒）
  • プログラム可能なVREFを備えた3つのオペアンプ
  • プログラム可能なVREF

モータ制御サブシステム

  • 4つのサブモジュールを備えた2つのFlexPWM。12のPWM出力と2つの直交エンコーダ/デコーダ (QEI) を提供。

タイマ

  • 5つの32ビット標準汎用非同期タイマ/カウンタを搭載し、最大4つのキャプチャ入力と4つのコンペア出力をサポート。特定のタイマ・イベントを選択してDMA要求を生成可能
  • 8の入力機能、10の出力機能（16のキャプチャとマッチを含む）を備えた1つのSCTimer/PWM。入出力は、外部ピンとの間で、または選択されたペリフェラルとの間で内部的にルーティング可能。内部的に、SCTimer/PWMは16のマッチ/キャプチャ、16のイベント、32のステート、およびディザ・エンジンをサポートし、パルス・エッジの平均分解能を向上。
  • カレンダー機能および1秒の分解能を備えた32ビットのリアルタイム・クロック (RTC) が常時オンのパワー・ドメインで動作。RTCのタイマは、1 msの分解能により、ディープ・パワーダウンを含むすべての低消費電力モードからのウェイクアップに使用可能。RTCは、32 kHzのFROまたは32.768 kHzの外部水晶発振器によってクロック制御。
  • 最大4つのプログラム可能な固定レートで繰り返し割込みを発生させる24ビットのマルチチャネル・マルチレート・タイマ (MRT)
  • FRO 1 MHzをクロック・ソースとするウィンドウ・ウォッチドッグ・タイマ (WWDT)
  • ウォッチドッグ発振器によって動作するマイクロティック・タイマを使用して、スリープモードやディープ・スリープ・モードからのデバイスのウェイクアップが可能。ピン入力を備えた4つのキャプチャ・レジスタを搭載
  • コード・フローの整合性を検出するコード・ウォッチドッグ
  • 42ビットのフリーランニングOSタイマは、システムの継続的なタイムベースとして任意の省電力モードで利用可能。選択可能なクロック・ソースを搭載。32 kHzのクロックを選択した場合、4年以上のカウント期間が可能

クロックの生成

  • 内部自励発振器 (FRO)。この発振器は、選択可能な96 MHz出力とシステム・クロックとして使用可能な12 MHz出力（選択された高い周波数から分周）を提供。FROを全電圧および0°C～85°Cにわたって+/-1%の精度にトリム。また、全電圧および-40°C～105°Cにわたって+/-2%の精度にトリム。
  • 32 kHz内部自励発振器 (FRO) を全電圧および温度範囲にわたって+/-2%の精度にトリム
  • 内部低消費電力発振器 (FRO 1 MHz) を全電圧および温度範囲にわたって+/-15%の精度にトリム
  • 動作周波数12 MHz～32 MHzの水晶発振器。最大25 MHzのクロック周波数を実現する外部クロック入力（バイパス・モード）のオプション
  • 動作周波数32.768 kHzの水晶発振器
  • PLL0およびPLL1により、高周波の外部クロックなしで最大CPUレートまでのCPU動作が可能。PLL0およびPLL1は、内部FROの12 MHz出力、外部発振器、内部FROの1 MHz出力、または32.768 kHz RTC発振器により動作可能
  • 分周器を備えたクロック出力機能による内部クロックの監視
  • 任意のオンチップまたはオフチップ・クロック信号の周波数を測定する周波数測定ユニット
  • 各水晶発振器は1つの組込みキャパシタ・バンクを備え、それぞれを水晶発振器の内蔵負荷キャパシタして使用可能。各水晶ピンのキャパシタ・バンクは、APIを使用して静電容量負荷 (CL) で水晶の周波数を調整可能で、これによりボード・スペースの縮小とコスト削減を実現。

省電力モード

  • 消費電力を最小限に抑える内蔵パワー・マネジメント・ユニット (PMU)
  • 低消費電力モード：スリープ、RAMを保持するディープ・スリープ、RAMとCPUを保持するパワーダウン、RAMを保持するディープ・パワーダウン。
  • 周辺機器の割込みからのウェイクアップ・オプションを設定可能
  • ウォッチドッグ発振器によって動作するマイクロティック・タイマと、32.678 kHzクロックで動作するリアルタイム・クロック (RTC) を使用して、スリープ、ディープ・スリープ、パワーダウン、またはディープ・パワーダウン・モードからのデバイスのウェイクアップが可能
  • パワーオン・リセット (POR)
  • 割込みと強制リセット用に別個のしきい値を持つ外部VDD_MAINと内部VDD_COREの電圧低下検出 (BOD)

その他の情報

  • 内部DC-DCコンバータまたはDC-DCコンバータなどのLDOからの動作をバイパス可能
  • 1.8 V～3.6 Vの単電源
  • 2つのメインIO電源（VDDIO_1：1.8 V～3.6 V、VDDIO_2：1.08 V～3.6 V）
  • 1.71 V～3.6 Vの個別VBAT電源
  • JTAGバウンダリ・スキャンをサポート
  • –40°C～+105°Cの動作温度範囲
  • HLQFP100、HTQFP64、HVQFN48パッケージで提供

ドキュメンテーション

クイック・リファレンス ドキュメンテーションの種類.

フィルタ

1-5 の 51 ドキュメント

全て表示

設計・ファイル

フィルタ

1-5 の 11 設計・ファイル

  • シミュレーションとモデル

    LPC553x/LPC55S3x IBIS Model files

    ZIP改訂 2.0Aug 15, 2023 15:58:0011.1 MBLPC553x_LPC55S3x_IBIS
    ダウンロード
  • シミュレーションとモデル

    LPC553x/LPC55S3x BSDL Files

    ZIP改訂 1.0Feb 7, 2022 16:12:0028.5 KBLPC553x_LPC55S3x_BSDL
    ダウンロード
  • シンボルおよびフットプリント

    Symbols and Footprints for LPC5536JBD100

    BXL改訂 1Nov 8, 2022 14:10:00125.2 KBLPC5536JBD100
    ダウンロード
  • シンボルおよびフットプリント

    LPC55S3x/LPC553x BXL Files

    ZIP改訂 1.2Nov 17, 2022 14:10:00710.0 KBLPC55S3x-LPC553x_BXL
    ダウンロード
  • シンボルおよびフットプリント

    Symbols and Footprints for LPC5534JBD64

    BXL改訂 2Nov 17, 2022 14:10:00233.1 KBLPC5534JBD64
    ダウンロード
全て表示

ハードウェア

フィルタ

4 ハードウェア提供

ソフトウェア

フィルタ

1-5 の 9 ソフトウェア・ファイル

全て表示

注: より快適にご利用いただくために、ソフトウェアのダウンロードはデスクトップで行うことを推奨します。

エンジニアリング・サービス

1 エンジニアリング・サービス

本製品をサポートするパートナーの一覧は、 パートナーマーケットプレイス.

トレーニング

フィルタ

10 トレーニング

全て表示