4-Bit LVTTL-to-GTL Transceiver

GTL2014PW

The GTL2014 is a 4-bit translating transceiver designed for 3.3 V LVTTL system interface with a GTL-/GTL/GTL+ bus, where GTL-/GTL/GTL+ refers to the reference voltage of the GTL bus and the input/output voltage thresholds associated with it.

The direction pin allows the part to function as either a GTL to LVTTL sampling receiver or as a LVTTL to GTL interface.

The GTL2014 LVTTL inputs (only) are tolerant up to 5.5 V allowing direct access to TTL or 5 V CMOS inputs. The LVTTL outputs are not 5.5 V tolerant.

The GTL2014 GTL inputs and outputs operate up to 3.6 V, allowing the device to be used in higher voltage open-drain output applications.

GTL2014 is pin-to-pin backward compatible to the GTL2005 (labels for A port and B port are interchanged). GTL2014’s Vref tracks down to 0.5 V for low voltage CPU, propagation delays are slightly longer, while GTL2005’s Vref linearity degrades below 0.8 V and has shorter propagation delay.

製品画像を見る

製品詳細

ブロック図

GTL2014 Block Diagram

GTL2014 Block Diagram
図を取得する PDF

Features

Key Features

  • Operates as a 4-bit GTL-/GTL/GTL+ sampling receiver or as a LVTTL to GTL-/GTL/GTL+ driver
  • 3.0 V to 3.6 V operation with 5 V tolerant LVTTL input
  • GTL input and output 3.6 V tolerant
  • Vref adjustable from 0.5 V to VCC/2
  • Partial power-down permitted
  • ESD protection exceeds 2000 V HBM per JESD22-A114 and 1000 V CDM per JESD22-CC101
  • Latch-up protection exceeds 500 mA per JESD78
  • Package offered: TSSOP14

Product Longevity Program

  • This product is included in the NXP Product Longevity Program ensuring a stable supply of products for your embedded designs. The GTL2014PW is included in the 15-year program

部品番号： GTL2014PW.

ドキュメント

クイック・リファレンス ドキュメンテーションの種類.

フィルタ

1-5 の 8 ドキュメント

全て表示

デザイン・ファイル

フィルタ

2 設計・ファイル

ハードウェア

フィルタ

1 ハードウェア提供

エンジニアリング・サービス

2 エンジニアリング・サービス

本製品をサポートするパートナーの一覧は、 パートナーマーケットプレイス.

サポート

お困りのことは何ですか？?

検索