すべての半導体テスト・プログラムの根底を支える重要な指標が1つありますが、その重要性が注目されることはあまりありません。その指標は故障検出率です。故障検出率は、チップ内で発生し得る欠陥のうち、テスト・プログラムで検出できる欠陥の割合を表します。そして、テストの経済性に関係するほぼすべてのことが、この指標と密接に結び付いています。
故障検出率、それを取り巻くコスト圧力、および検出率の上限を決定する設計段階の意思決定について理解することで、慣例的なテストから脱却し、戦略的なテストへと移行することができます。
故障検出率の実際の意味
故障検出率は、チップがどれだけ徹底的にテストされたかを直感的に示す指標ではありません。故障検出率が示すのは、発生し得る故障モードのうち、テストで検出可能なものがどれだけあるかです。故障検出率が95%だからといって、そのチップが95%テストされたことを意味するわけではありません。むしろ、発生し得る故障モードのうち5%はテストで検出できないため、製造工程で検出されず、最終的にエンド・ユーザーによって発見される可能性があることを意味します。
この違いは重要です。なぜなら、検出率の向上には相応のコストが伴うからです。最後の数パーセントを詰めるには、最も検出が困難な故障モードに対応する必要があり、その達成コストは最も高くなります。そのためには、より長いテスト時間、より高度なテスト内容が必要となり、さらに、チップが設計段階でどの程度テストしやすく設計されているかにも左右されます。そして、故障検出率の経済性とテスト工程の経済性のトレードオフが生じます。
ミリ秒にかかるコスト
大量生産される半導体では、チップ1個あたりのわずかな差が、莫大な総コストにつながります。1個あたりのテスト時間が1秒長くなるだけでも、生産量が数千万個規模になると、テスタの追加稼働時間は累計で数百時間にも上ります。テスト時間は、生産現場において最も厳しく管理される可変要素の1つです。その理由は、テストを実行する装置のコスト構造にあります。
ATE（自動試験装置）システムは、多くの場合、1台あたり数百万ドル規模の設備投資を必要とする資産です。そのコストは、装置が耐用年数の間に実施する全テスト時間にわたって償却されます。そして、その償却される時間単価は、出荷される良品1個あたりの製造原価に直接反映されます。製造原価に占めるテスト・コストは、チップあたりのテスト時間×実効時間単価÷歩留まり、で算出されます。
このコストを管理するための最も重要な手法がマルチサイト・テストです。これは、同一のATE上で複数のチップを並列にテストする方式です。サイト数が増えるほど、1台のテスタで1秒あたりに処理できるデバイス数が増加します。サイト数を2倍にしても、並列化できないオーバーヘッドが存在するため、チップあたりの実効テスト時間が正確に半分になるわけではありませんが、それに近い効果が得られます。マルチサイト以外でも、テスト・プログラムは継続的に調整されます。測定器の設定は高速化のために最適化され、検出率に寄与しないテスト内容は削除されます。
コストと検出率
テスト時間がコストに与える影響の大きさをさらに示す例として、テスタの運用コストが1秒あたり0.10ドルで、1個のチップのテストに2秒を要すると仮定します。チップを1個ずつテストした場合、テスト・コストは1個あたり0.20ドルになります。しかし、2個を並列にテストすれば、チップあたりの実効テスト時間はほぼ半分となり、コストは約0.10ドルまで下がります。この差は一見わずかに思えるかもしれませんが、生産量を考慮すると状況は変わります。2,000万個を生産する場合、チップあたり0.10ドルの削減は200万ドルのコスト削減になります。そして、削減額は概ね、テスタが同時に何個のチップを処理できるかによって決まります。
一方で、テスト内容を削減すると、トレードオフが発生します。テスト時間を短縮する必要があり、テスト時間を左右する要因の1つがテスト内容であるなら、次に問題となるのは、コスト圧力が故障検出率維持の要求と衝突した場合に何が起こるのかという点です。
トレードオフと、その解決がエンジニアリングだけでは不十分な理由
テスト時間と故障検出率はトレードオフの関係にあります。前のセクションで述べたように、コスト圧力は単純です。テスト時間を短縮すれば、良品1個あたりのコストは下がります。テスト内容を削減することなくテスト時間を短縮できれば、同じ検出率をより短時間で達成できます。これは可能ですが、限界があります。一方、テスト内容を削減することでテスト時間を短縮すると、検出率は低下します。そして前述の非線形な関係が示すように、検出率の低下がわずかであっても、エスケープの増加は無視できないレベルになる可能性があります。
この問題は、エンジニアリングだけで解決できるものではありません。なぜなら、その答えはエンジニアリング・プロセスとは別のビジネス上の判断に依存するからです。たとえば、次のような要素を考慮する必要があります。
- どの程度のエスケープを許容するのか？
- フィールド・リターンのコストはいくらか？
- どの顧客向けなのか？
同じ検出率の数値を見ていても、民生機器メーカーと車載機器サプライヤとでは、根本的に異なるリスク・プロファイルを抱えています。
民生機器分野では、許容される不良水準は通常DPPM（100万個あたりの不良品の数）で測定されます。一方、自動車や産業機器分野では、DPPB（10億個あたりの不良品の数）が基準となり、要求水準はさらに1000倍厳しくなります。この違いは単なる顧客の好みの問題ではありません。セーフティ・クリティカル・システムでフィールド故障が発生した場合には、規制対応や法的責任のリスクが伴うためです。その影響は、民生機器の故障とは本質的に異なります。
したがって、故障検出率の目標設定は、コストと品質の両面において定量化できる財務的影響を伴うビジネス上の意思決定なのです。これはコストと品質の両方に関わる問題であり、どちらか一方だけの問題としてではなく、両方の観点から検討することが重要です。
DFTは検出率の上限を決定する要因
故障検出率とテスト時間はどちらも、実際にチップの製造が開始されてからは生産現場で管理されます。しかし、そのはるか前の段階にも、これらに大きな影響を与える強力な要因が存在します。
故障検出率は、主に2つの要因によって左右されます。1つは製造時のテスト効率、もう1つは設計段階でのテスト容易性です。
DFT（Design for Testability：テスト容易化設計）とは、製造が始まる前の設計段階で、チップにテストのためのアクセス手段を組み込むことを指します。具体例として、チップ内に組み込まれたBIST（Built-In Self-Test：内蔵セルフテスト）があります。これは、外部のATEだけに頼ることなく、チップ自身が機能の一部を自己テストできる仕組みです。適切に設計されたBISTを備えたチップは、テスト・インフラの一部がデバイス内に存在するため、より短い時間でより高い故障検出率を達成できます。
DFTはBISTよりも広い概念です。DFTには、テスト・プログラムからチップ内部の状態へどれだけ容易にアクセスできるかを決定する、設計段階でのさまざまな判断が含まれます。その代表的な例がスキャン・チェーンです。スキャン・チェーンはチップ内の回路要素を連結して構造化された経路を形成し、テスタがその経路を通じてチップを任意の状態に設定し、同じ経路から結果を読み出すことができるようにします。これにより、通常では観測できないチップ内の回路を可視化できます。テスト容易性を考慮して設計されたチップは、テスト・エンジニアに故障検出の手段を提供します。一方、テスト容易性を考慮していないチップでは、達成可能な検出率に上限が生じ、その上限を製造開始後に引き上げることはできません。
ただし、DFTにもコストが伴い、経済性に影響を与えます。DFTはシリコン面積を消費し、その占有面積は設計や採用する手法によって異なります。また、設計完了までのエンジニアリング時間も増加します。設計チームとテスト・チームは、面積およびスケジュールへの影響と故障検出率および製品品質の向上のバランスを共同で取ります。その目的は共通しており、ビジネスとして成立するコストで要求される品質を満たす製品を生み出すことです。
テープアウト前のDFTに関する決定が重要な理由
テープアウト前にDFTへ投資することは、製品ライフサイクル全体の中で最も低コストな段階で故障検出率を確保することにつながります。DFTが不十分な場合、その不足分を生産フローのテスト工程で補うには、テスト時間の延長やテストの追加などが必要になり、生産されるすべてのチップのコストが上昇します。さらに、検出率不足の影響をフィールド不良として受け入れることは最もコストの高い選択肢です。製造時に見逃された欠陥は、リコールや法的責任といった形で帰ってきます。
DFTが他のテスト投資と異なるのは、不可逆性にあります。テスト時間、テスト基準、マルチサイト構成などは後から調整できます。しかし、DFTに関する決定は設計時に確定されます。チップがテープアウトされ、完成した設計がファウンドリへ送られた時点で、そのチップのテスト容易性は変更できなくなります。品質要件を満たすのに必要な故障検出率を製品のDFTで達成できない場合、量産テスト工程で実施可能な対応策はなく、そのギャップを埋めることはできません。
テスト・プログラムや製造条件とは異なり、DFTに関する決定は、設計がテープアウトされた時点で後戻りすることがほぼ不可能になります。
今後のすべてを左右する決定
テスト・エンジニアリングにおける他のあらゆる手段は、チップの製造後の段階に適用されます。テスト時間は短縮できます。テスト基準は厳しくも緩くも設定できます。また、マルチサイト構成によってスループットを向上させることもできます。しかし、これらの手段はすべて、チップ設計が許容する範囲内でしか調整できません。
DFTだけは、後から再考することのできないテスト工程に関する意思決定です。DFTについては、生産データがまだ存在せず、検証できない初期段階に、シリコン面積や設計スケジュールとのトレードオフの中で判断しなければなりません。エンド・マーケットが求める製品品質を明確に見通すことができる段階から遠ければ遠いほど、その判断を適切に行うことは難しくなります。マーケットが求める品質に関する見通しを、量産テスト段階よりも前の設計段階で行うという点で、DFTは単なる技術的選択ではなく戦略的選択と言えます。
大規模なエスケープが一度発生するだけでリコール費用や法的責任コストが数億ドルに達する可能性がある業界においては、製造前にどの程度のテスト容易性をチップへ組み込むかを決定することは、エンジニアリング上の細部の問題ではありません。むしろ、それは戦略的な取り組みであり、その後のあらゆる段階で取り得る選択肢を規定するものです。
