S32N55車載超統合プロセッサ

画像にカーソルを合わせると拡大表示されます。

ブロック図

S32N55のブロック図

S32N55 Block Diagram

特長

プロセッサ

  • 最大1.2 GHzで動作するスプリットロックARM® Cortex®-R52コア x 16
  • ARM Neon™ SIMD (Single Instruction Multiple Data) テクノロジ
  • ロックステップARM® Cortex®-M7システム・マネージャ
  • ロックステップARM Cortex-M7通信マネージャ

メモリ

  • 48 MBのプラットフォームSRAM、3 MBのシステム・メモリSRAM、および4 MBのL2キャッシュSRAM
  • シリアル、クワッド、およびオクタルNORメモリをサポートするチャネルNVMインターフェース x 2
  • eMMC 5.1 NANDフラッシュおよびSDカード/SDIOフラッシュのサポート
  • LPDDR4XフラッシュおよびLPDDR4X/5/5X DRAMインターフェース (メモリ拡張用)

リアルタイム・アプリケーション統合

  • 完全なオンチップのハードウェア分離・仮想化による、重要度が異なる分離されたアプリケーションへの対応
  • コアツーピンの仮想ハードウェア分離テクノロジによる、干渉の回避のサポート

機能安全

  • ロックステップCortex-M7プロセッサ・コアで構成されるシステム・マネージャが機能安全を管理
  • 干渉の回避および共有リソースのための仮想QoS (Quality of Service) メカニズムをハードウェアで提供
    • 局所的な対応により、障害の影響を統合ECUレベルに維持
    • ランタイム動作モード、セーフ・ストップおよびリセットをすべて統合ECUごとに個別に制御し、SoCのリセットにつながる障害の数を低減
  • ISO 26262認証を取得したプロセスに従ってプロセッサを開発し、ASIL D機能安全に対応

セキュリティ

  • 信頼の基点 (RoT) を提供する統合ハードウェア・セキュリティ・エンジン (HSE2)
    • セキュア・ブート、セキュリティ・サービス、および鍵管理
  • 公開鍵インフラストラクチャとサイドチャネル攻撃への耐性
  • 分散セキュリティ・アプローチにより、セキュリティ・サービスの可用性の向上、セキュリティ機能の並列性の向上、タスク間の優先順位の明確化、レイテンシの最小化を実現
  • ISO/SAE 21434、UN R155認証を取得し、SESIPレベル2認定取得を目標としているサイバーセキュリティ・プロセスに従って開発

通信とネットワーク

  • ロックステップARM Cortex-M7が通信トラフィックを管理
  • CAN Hubにより、CAN I/Oが仮想化され、複数のアプリケーションが同じCAN I/Oピンを共有でき、CANフレームを複数のFlexCANコントローラにルーティングし、ホスト・コアからCAN間ルーティングをオフロード可能
  • CAN FD x 24、CAN XL x 2、LIN x 10、および2チャネルFlexRay®インターフェース x 1
  • 内蔵デュアルポートTSN (Time-Sensitive Networking) ギガビット・イーサネット・スイッチ
  • イーサネットMAC x 2(それぞれ10 Mbit/sから2.5 Gbit/sまでの範囲で動作し、MII/RMII/RGMII/SGMII/OC-SGMIIをサポート)
  • PCI Express Gen 4(ルート・コンプレックス)x1/x2

ドキュメント

クイック・リファレンス ドキュメンテーションの種類.

1 ドキュメント

設計・リソース

ハードウェア

4 ハードウェア提供

ソフトウェア

1-5 の 16 ソフトウェア提供

全て表示

トレーニング

1 トレーニング

サポート

お困りのことは何ですか??