Layerscape® Access LA9310 Programmable Baseband Processor

動画の上をクリックすると再生されます。

ブロック図

Layerscape Access LA9310 Block Diagram

Layerscape Access LA9310 Block Diagram

Features

Core and Memory Complex

  • One VSPA generation 2, 16AU DSP at up to 614MHz (~80 GFLOP)
  • One M4 32b Arm® core at up to 307MHz

Connectivity and I/O

  • One PCIe Gen3 lane
  • Five {I+Q} ADCs, each sampling at up to 153M samples per second
  • One {I+Q} DAC, sampling at up to 153M samples per second

Acceleration

  • Forward error correction for proprietary communication protocols
  • DMA for internal and host side data movement

Low speed I/O and RFIC control

  • General purpose single lane SPI with four Chip Selects
  • Lightweight LVDS Communication Protocol for RFIC Interface
  • I2C controller
  • UART
  • JTAG

Device

  • 8mm x 8mm package
  • 1.5W total max power at 105C

部品番号: LA9310S7S11AA, LA9310X7S11AA.

購入/パラメータ










































































































ドキュメント

クイック・リファレンス ドキュメンテーションの種類.

1-5 の 6 ドキュメント

全て表示

デザイン・ファイル

ハードウェア

クイック・リファレンス ボードタイプ.

1 ハードウェア提供

ソフトウェア

クイック・リファレンス ソフトウェア・タイプ.

1 ソフトウェア・ファイル

注: より快適にご利用いただくために、ソフトウェアのダウンロードはデスクトップで行うことを推奨します。

サポート

お困りのことは何ですか??