Evaluation/Demonstration Board for PTN3460/3460I

OM11064-OM13561

画像にカーソルを合わせると拡大表示されます。

製品詳細

セクションを選択:

対応製品

アナログとミックスド・シグナル

ブリッジ

Features

Microcontroller

  • Embedded microcontroller and on-chip Non-Volatile Memory (NVM) allow for easy firmware updates

Power Management

  • LVDS panel power-up (/down) sequencing control
  • FW controlled panel power-up/down sequence timing parameters
  • High-performance Auto Receive Equalization enabling optimal channel compensation, device placement flexibility, and power saving at CPU/GPU

Memory

  • EDID ROM emulation to support panels with no EDID ROM

Key Features

  • eDP compiling PWM signal generation or PWM signal pass through from eDP source
  • Compliant to DP v1.2a and v1.1a
  • Compliant to eDP v1.2 and v1.1
  • Supports eDP authentication options: Alternate Scrambler Seed Reset (ASSR) and Alternate Framing
  • Supports DisplayPort symbol error rate measurements
  • Supports RGB data packing as per JEIDA and VESA data formats
  • Supports pixel clock frequency from 25 MHz to 112 MHz
  • Supports Main Link operation with one or two lanes
  • Supports Main Link rate: Reduced Bit Rate (1.62 Gbit/s) and High Bit Rate (2.7 Gbit/s)
  • Supports 1 Mbit/s AUX channel
  • Supports down spreading to minimize EMI
  • Programmable AUX P/N swap and DP Main Link P/N swap
  • Configurable CFG3 for to DP one or two lanes selection
  • Configurable CFG4 for EDID ROM emulation ON/OFF selection
  • Industrial temperature range 40 °C to 85 °C

購入オプション

OM13561-Image

クリックして展開

  • JP¥103,184
  • の数量に対して 1
    • 在庫状況: 在庫あり
    • 在庫: 2
    • 配送: 通常 1~2営業日以内に配送
NXPから購入する代理店から購入する
OM11064-Image

クリックして展開

  • JP¥103,184
  • の数量に対して 1
代理店から購入する

ドキュメンテーション

クイック・リファレンス ドキュメンテーションの種類.

1-5 の 8 ドキュメント

全て表示

設計・リソース

セクションを選択:

設計・ファイル

2 設計・ファイル

サポート

お困りのことは何ですか??