デザイン・ファイル
クイック・リファレンス
設計・ファイルの種類.
2 設計・ファイル
-
プリント基板と回路図
P3B1602 Evaluation Board Schematics新規
-
Design Tool
P3B1602 Evaluation Board Design Files新規
2-bit I3C Bus Buffer with Voltage Level Translation Evaluation Board
- このページでは、試作品の情報を掲載しています。ここに記載されている仕様や情報は、予告なく変更されることがあります。追加情報については、 または営業担当者にお問い合わせください。
The P3B1602DP-EVB evaluation board is designed to enable easy testing, validation, and design-in of the P3B1602DP, a 2-bit I3C buffer with integrated auto-direction sensing and bidirectional voltage-level translation.
The standalone evaluation board is populated with series resistors that can be reworked during evaluation. It also supports the selection of different capacitive loads, allowing performance evaluation under various bus-loading conditions.
製品詳細
ブロック図
Features
General Features
- Standalone evaluation board for the P3B1602DP 2-bit I3C bus buffer with voltage level translation.
- 30 Ω series resistors included
- Supports capacitive load selection of 0 pF, 50 pF, 100 pF and 150 pF for evaluating performance under different bus loading conditions