デザイン・ファイル
2 設計・ファイル
-
シミュレーションとモデル
GLT2107 IBIS model
-
シンボルおよびフットプリント
GTL2107PW_TSSOP28-CAD Symbol and PCB Footprint – BXL File
12-Bit GTL-/GTL/GTL+-to-LVTTL Translator
GTL2107PW アラートの受信
- アーカイブス
- このページには、製造中止（生産終了）となった製品の情報が記載されています。本ページに記載されている仕様および情報は、過去の参考情報です。
The GTL2107 is a customized translator between dual Xeon processors, GTL−/GTL/GTL+ I/O and the Platform Health Management, South Bridge and Power Supply 3.3 V LVTTL and GTL signals.
Outline 3d SOT361-1
製品詳細
ブロック図
Features
- Operates as a GTL to LVTTL sampling receiver or LVTTL to GTL driver
- Operates at GTL, GTL+ or GTL− levels
- EN1 and EN2 enable control
- 3.0 V to 3.6 V operation
- LVTTL I/O not 5 V tolerant
- Series termination on the LVTTL outputs of 30 Ω
- ESD protection exceeds 2000 V HBM per JESD22−A114, 150 V MM per JESD22-A115, and 1000 V CDM per JESD22−C101
- Latch-up testing is done to JEDEC Standard JESD78 Class II, Level A which exceeds 500 mA
- Package offered: TSSOP28
部品番号： GTL2107PW.
ドキュメント
クイック・リファレンス ドキュメンテーションの種類.