デザイン・ファイル
2 設計・ファイル
-
シミュレーションとモデル
GLT2006 IBIS model
-
シンボルおよびフットプリント
GTL2006PW_TSSOP28-CAD Symbol and PCB Footprint – BXL File
13-Bit GTL-/GTL/GTL+ to LVTTL Translator
GTL2006PW アラートの受信
- アーカイブス
- このページには、製造中止（生産終了）となった製品の情報が記載されています。本ページに記載されている仕様および情報は、過去の参考情報です。
The GTL2006 is a 13-bit translator to interface between the 3.3 V LVTTL chip set I/O and the XeonTM processor GTL-/GTL/GTL+ I/O. The GTL2006 is designed for platform health management in dual processor applications.
Outline 3d SOT361-1
製品詳細
Features
Key Features
- Operates as a GTL-/GTL/GTL+ to LVTTL sampling receiver or LVTTL to GTL-/GTL/GTL+ driver
- 3.0 V to 3.6 V operation
- LVTTL I/O not 5 V tolerant
- Series termination on the LVTTL outputs of 30 Ω
- ESD protection exceeds 2000 V HBM per JESD22-A114, 200 V MM per JESD22-A115 and 250 V CDM per JESD22-C101
- Latch-up testing is done to JESDEC Standard JESD78 which exceeds 500 mA
- Package offered: TSSOP28
部品番号： GTL2006PW.
ドキュメント
クイック・リファレンス ドキュメンテーションの種類.