32-bit MCU for Powertrain Applications

MPC5554
  • 新規採用非推奨
  • このページでは、新規設計を推奨しない製品に関する情報を掲載しています。

The MPC5554 MCU enables complex, real-time control for engine management systems. It offers system performance of up to five times that of its MPC500 predecessors along with the reliability and familiarity of proven Power Architecture® technology.

  • Reduces costs by integrating more functionality on-chip
  • Development support speeds time-to-market
  • Supports multiple protocols and customer requirements through intelligent subsystems
  • Offers a migration path from the MPC500 MCUs, facilitating reuse of legacy software architectures

製品詳細

セクションを選択:

ブロック図

MPC5554 Block Diagram

MPC5554 Block Diagram
図を取得する PDF

Features

Our e200z6 Core

  • High-performance 132 MHz 32-bit core built on Power Architecture technology
  • Memory management unit (MMU) with 32-entry fully associative translation lookaside buffer (TLB)
  • SPE (signal processing extension): DSP, SIMD and floating point capabilities

Memory

  • 2 MB of embedded flash memory with error correction coding (ECC) and read while write (RWW) capability
  • 64 KB on-chip static RAM with ECC
  • 32 KB of cache (with line-locking) that can be configured as additional RAM

System

  • Two enhanced time processor units (eTPUs) with 64 I/O channels and 19 KB of designated SRAM
  • 64-channel enhanced direct memory access (eDMA) controller
  • Interrupt controller (INTC) capable of handling 286 selectable-priority interrupt sources
  • Frequency modulated phase-locked loop (FMPLL) to assist in electromagnetic interference (EMI) management
  • MPC500 compatible external bus interface
  • Nexus IEEE®-ISTO 5001 class 3+ multicore debug capabilities
  • 5/3.3V IO, 5V ADC, 3.3V/1.8V bus, 1.5V core
  • 416-pin plastic ball grid array (PBGA) package
  • Temperature range: -40ºC to 125ºC
  • Optional temperature range: -55ºC to 125ºC

I/O

  • 40-channel dual enhanced queued analog-to-digital converter—up to 12-bit resolution and up to 1.25 ms conversions, six queues with triggering and DMA support
  • Four deserial serial peripheral
  • Interface (DSPI) modules—16 bits wide, up to six chip selects each
  • Three controller area network (CAN) modules with 64 buffers each
  • Two enhanced serial communication interface modules

Development Tools

  • A comprehensive suite of hardware and software development tools is available to help simplify and speed system design
  • Development support is available from leading tools vendors providing compilers, debuggers and simulation development environments

Included in NXP ®.s product longevity program

ドキュメンテーション

クイック・リファレンス ドキュメンテーションの種類.

フィルタ

1-5 の 95 ドキュメント

全て表示

設計・リソース

セクションを選択:

設計・ファイル

フィルタ

3 設計・ファイル

  • プリント基板と回路図

    MPC5554EVB_SCHEMATIC_G

    PDF改訂 Rev GMar 22, 2006 00:00:00828.8 KBMPC5554EVB_SCH_G
    サインインが必要です
    ダウンロード
  • プリント基板と回路図

    MPC5500_OrCAD_SYMBOL

    ZIP改訂 1.3May 19, 2008 00:00:00159.5 KBMPC5500_ORCAD_SYMBOL
    サインインが必要です
    ダウンロード
  • 電卓

    MPC55xx EEPROM Emulation Endurance Calculator

    ZIP改訂 vBeta052Nov 27, 2013 00:00:008.1 MBMPC55XX_EEE_CALC
    ダウンロード

ハードウェア

フィルタ

5 ハードウェア提供

ソフトウェア

フィルタ

1-5 の 28 ソフトウェア・ファイル

  • ソフトウェア開発キット

    FreeMASTER Communication Driver 2.0 (DSC, S08, S12, S16, MPC)

    EXE改訂 2.0Sep 20, 2016 00:00:005.9 MBFMASTERSCIDRV
    サインインが必要です
    ダウンロード
  • ソフトウェア開発キット

    MPC55XX Flash Driver

    ZIP改訂 3.2.3Jan 22, 2008 00:00:005.1 MBMPC55XX_FLASH_DRIVER
    サインインが必要です
    ダウンロード
  • ソフトウェア開発キット

    MPC55XX EEPROM Emulation Driver

    EXE改訂 4.0.4Dec 17, 2012 00:00:005.4 MBMPC55XX_EEPROM_EMU_DRIVER
    サインインが必要です
    ダウンロード
  • ライブラリ

    eTPU General Function Set

    ZIP改訂 1.00Dec 15, 2004 00:00:00110.5 KBETPUSET1
    ダウンロード
  • ライブラリ

    Test eTPU Function API

    ZIP改訂 2.1Dec 20, 2004 00:00:0010.3 KBSET1_TEST_API
    ダウンロード
全て表示

注: より快適にご利用いただくために、ソフトウェアのダウンロードはデスクトップで行うことを推奨します。

サポート

お困りのことは何ですか？?

  • Narrow your search
検索