I²C-Bus Extender

  • 新規採用非推奨
  • このページでは、新規設計を推奨しない製品に関する情報を掲載しています。

製品詳細

セクションを選択:

ブロック図

図を選択する。:

P82B715 Block Diagram

P82B715 Block Diagram

Block diagram: P82B715PN, P82B715TD

Features

General Features

  • Dual, bidirectional, unity voltage gain buffer with no external directional control required
  • Compatible with I2C-bus and its derivatives SMBus, PMBus, DDC, etc.
  • Logic signal levels may include (but not exceed) both supply and ground
  • Logic signal input voltage levels are output without change and are independent of VCC
  • x10 impedance transformation, but does not change logic voltage levels
  • Supply voltage range 3 V to 12 V
  • Clock speeds to at least 100 kHz and 400 kHz when other system delays permit
  • ESD protection exceeds 2500 V HBM per Mil. Std 883C-3015.7 and 400 V MM per JESD22-A115 (I/Os have diodes to VCC and GND)
  • Latch-up testing is done to JEDEC Standard JESD78 which exceeds 100 mA
  • Increase the total connected capacitance of an I2C-bus system to around 3000 pF
  • Drive IC-bus signals over long cables to approximately 50 meters or 3000 pF
  • Drives x10 lower impedance bus wiring for improved noise immunity
  • Multi-drop distribution of IC-bus signals using low cost twisted-pair cables
  • AdvancedTCA radial IPMB architecture
  • Driving 30 mA Fm+ devices from standard 3 mA parts

ドキュメンテーション

クイック・リファレンス ドキュメンテーションの種類.

1-5 の 14 ドキュメント

全て表示

設計・リソース

設計・ファイル

1 設計・ファイル

  • シミュレーションとモデル

    P82B715 IBIS model

ハードウェア

2 ハードウェア提供

エンジニアリング・サービス

2 エンジニアリング・サービス

本製品をサポートするパートナーの一覧は、 パートナーマーケットプレイス.

サポート

お困りのことは何ですか??