

KV10PB V2.0子系列产品简介

- Kinetis V系列

目录

1 KV10系列介绍

KV10微控制器(MCU)系列基于ARM Cortex-M0+内核,采用创新的90nm薄膜存储(TFS) Flash处理技术。该1.71V-3.6V器件拥有32KB Flash和8KB RAM存储器,并具有用于电机控制的一个6通道FlexTimer(FTM)、两个2通道FTM和两个转换时间为1uS的12位ADC。通信接口包括两个Flex SCI/UART、一个SPI和一个I2C/MBUS。支持的封装有48 LQFP、32 LQFP和32 QFN。这些重要特性使得KV10系列非常适合工业电机控制应用、逆变器和低端功率转换应用。KV10系列MCU属于Freescale Torq电机控制和功率转换系列微控制器。

1	KV10 系列介绍.....	1
2	特性.....	2
2.1	特性汇总.....	2
2.2	框图	3
2.3	各模块特性列表.....	4

2 特性

2.1 特性汇总

下表所列为KV10器件的特性。器件的具体特性可能因封装而异。

表1. 特性汇总

特性	详情
硬件特征	
封装	48引脚LQFP (7 x 7 mm ²) 32引脚LQFP (5 x 5 mm ²) 32引脚QFN
电压范围	1.71V至3.6 V
温度范围(T _A)	-40°C至105°C
温度范围(T _J)	-40°C至125°C
系统	
中央处理单元(CPU)	ARM Cortex M0+
CPU最大频率	75 MHz
嵌套向量中断控制器(NVIC)	32
直接存储器访问(DMA)	4通道
DMA请求复用	64个源
不可屏蔽中断(NMI)	有
软件看门狗(iWDOG)	支持窗口模式的独立时钟源
外部看门狗监控器	有, 带独立时钟源
调试	2引脚串行线调试(SWD)
跟踪	数据观察点和跟踪(DWT)
边界扫描	否, 无JTAG
唯一识别码(ID)	128位宽
存储器	
Flash存储器	32 KB
随机访问存储器(RAM)	8 KB
数据存储器	无
循环冗余校验(CRC)	带可编程多项式发生器的16位或32位CRC
外部总线接口	无
时钟	
外部时钟振荡器或谐振器	低范围、低功耗或全摆幅: 32 - 40 kHz 高范围、低功耗或全摆幅: 4 - 20 MHz
外部方波输入时钟	DC至20 MHz
内部时钟参考	4 MHz IRC

表格接下页.....

表1. 特性汇总 (续)

特性	详情
	32 kHz IRC 1 kHz LPO
锁频环(FLL)	范围: 8 - 75 MHz
人机接口(HMI)	
通用输入/输出(GPIO)	3 V I/O (不兼容5V) 引脚中断/DMA请求功能 所有输入引脚都有数字毛刺滤波器 所有输入引脚都有可配置上拉器件
模拟	
电源管理控制器(PMC)	可选跳变点的低压警告和检测
12位模数转换器(ADC)	2 x 16位SAR ADC 各有12通道单端/2组差分输入、 双重采集/结果寄存器。1us转换时间
可编程增益放大器	无
内置6位数模转换器(DAC)的高速比较器(HSCMP)	2
12位 DAC	1
定时器	
电机控制定时器	6通道FlexTimer (FTM0)
FLexTimer (FTM)	两个2通道FlexTimer (FTM1和FTM2), 支持正交解码
可编程延迟区块(PDB)	带15路输入的1 PDB, 支持将多个脉冲发送至两个ADC
LPTimer	低功耗定时器, 可将CPU从低功耗模式唤醒
通信接口	
串行外设接口(SPI)	一个, 带4字FIFO
内部集成电路(I ² C)	一个, 支持SMBUS
UART	两个, 支持LIN 支持LIN

2.2 框图

框图显示了KV10系列MCU的特性。在各类别内, 框图显示了所有模块及该系列44引脚成员的模块实例数。




图1. KV10系列框图

2.3 各模块特性列表

2.3.1 内核模块

2.3.1.1 ARM Cortex-M0+内核

- 支持高达75MHz的频率
- 支持多达32个中断请求源
- 采用双级流水线微架构以降低功耗并改善架构性能（每条指令的周期数）

- 利用优化的存储器控制器提高外设模块的位处理能力
- 带CM0内核的二进制兼容指令集架构
- Thumb指令集提供高代码密度和32位性能
- 串行线调试(SWD)减少调试所需的引脚数
- 基本分支缓冲器(BBB)将系统RAM用作目标存储器，从而提供轻量级程序跟踪功能
- 所有特性都基于ARMv6M架构/Cortex-M0中的ISA受到保护
- 微控制器内核专注于成本极为敏感、确定性的且由中断驱动的环境
- 可配置嵌套向量中断控制器(NVIC)

2.3.1.2 嵌套向量中断控制器(NVIC)

- 多达32个中断源
- 包括一个不可屏蔽中断

2.3.1.3 唤醒中断控制器(WIC)

- 在低功耗模式下，当系统时钟禁用时，WIC支持中断处理
- NVIC进入极深度睡眠模式时，若WIC被正确配置，则接管并模仿NVIC行为
- 一旦检测到非屏蔽中断，不含优先级逻辑的基本中断屏蔽系统立即发出唤醒信号
- 不含编程人员的模型可见状态，因此对器件终端用户而言是不可见的，只能通过睡眠时降低的功耗得知

2.3.1.4 调试控制器

- 串行线JTAG调试端口(SWJ-DP)结合了以下特性：
 - 外部接口，提供串行线双向调试接口

2.3.2 存储器

2.3.2.1 片上存储器

- 高达32KB编程Flash存储器
- 高达8KB SRAM
- 安全电路可防止针对RAM和Flash内容的未授权访问

2.3.2.2 循环冗余校验(CRC)

- 硬件CRC发生器电路采用16/32位移位寄存器
- 用户可配置16/32位CRC
- 可编程多项式发生器
- 提供错误检测，可检测所有单位错误、双位错误、奇数位错误和大部分多位错误
- 可编程初始种子值
- 高速CRC计算
- 提供可选功能，可通过转置寄存器转置输入数据和CRC结果；在字节为LSB格式的应用中需要使用该功能

2.3.3 人机接口

2.3.3.1 通用输入/输出(GPIO)

- 所有输入引脚都具有可编程毛刺滤波器和极性可选的中断
- 所有输入引脚都具有迟滞和可配置的上拉/下拉器件

2.3.4 模拟

2.3.4.1 16位模数转换器(ADC)

- 高达16位分辨率的线性逐次逼近算法
- 输出模式：
 - 差分16位、13位、11位和9位模式，采用二进制补码16位符号扩展格式
 - 单端16位、12位、10位和8位模式，采用右对齐无符号格式
- 单次或连续转换
- 可配置采样时间和转换速度/功率
- 转换结束和硬件求均值结束标志与中断
- 可从多达4个源选择输入时钟
- 低功耗工作模式下噪声更低
- 带2个结果寄存器的双重采集模式
- 异步时钟源用于更低噪声工作，并提供时钟输出选项
- 可选异步硬件转换触发器，提供硬件通道选择
- 多种可编程数值可自动比较并产生中断
- 温度传感器
- 硬件求均值功能
- 可选基准电压源
- 自校准模式

2.3.4.2 高速模拟比较器(CMP)

- 多达3个可选比较器输入；每个输入能采用任意极性序列与所有输入进行比较
- 比较器输出可选择为上升沿、下降沿或上升沿/下降沿中断
- 比较器输出支持采样、窗口（适合过零检测应用）或数字滤波
- 低功耗模式下仍可工作
- 第4个输入内置6位DAC可编程基准电压源

2.3.4.3 6位数模转换器(DAC)

- 片上可编程基准电压发生器输出
- 输入失调电压典型值为5 mV
- 使能模式下的功耗低于40 μ A，禁用模式下低于1 nA（不包括可编程基准电压发生器）
- 3 mV到20 mV的固定ACMP迟滞
- 多达8个可选比较器输入；每个输入能采用任意极性序列与所有输入进行比较
- 比较器输出可选择为上升沿、下降沿或上升沿/下降沿中断
- 低功耗模式下仍可工作

2.3.4.4 12位数模转换器(DAC)

- 12位分辨率
- 节电模式
- 自动模式允许DAC自动产生预编程的输出波形，包括方波、三角波和锯齿波（适合斜率补偿等应用）
- 可编程周期、更新速率和范围
- 输出可连接至内部比较器、ADC或片外目的地

2.3.5 定时器

2.3.5.1 FlexTimer (FTM0)

- 6通道FlexTimer
- 可选FTM时钟源
- 可编程预分频器
- 16位计数器支持自由运行或初始值/最终值，可向上计数或上-下计数
- 输入捕捉、输出比较、边沿对齐、中心对齐PWM模式
- 输入捕捉和输出比较模式
- FTM通道可配置成输出是一样的、输出是互补的成对输出或独立的通道独立的输出
- 每个互补对可插入死区时间
- 产生硬件触发
- 软件控制PWM输出
- 可配置通道极性
- 输入捕捉、基准电压比较、计数器溢出或检测到故障条件时具有可编程中断
- 正交解码器集成输入滤波器、相对位置计数和针对外部事件的位置计数中断或位置计数捕捉
- DMA支持FTM事件
- 全局时基模式可在多个FTM实例间共享单个时基

2.3.5.2 FlexTimer (FTM1, FTM2)

- 2通道FlexTimer
- 可选FTM时钟源
- 可编程预分频器
- 16位计数器支持自由运行或初始值/最终值，可向上计数或上-下计数
- 输入捕捉、输出比较、边沿对齐、中心对齐PWM模式
- 输入捕捉和输出比较模式
- FTM通道可配置成输出是一样的、输出是互补的成对输出或独立的通道独立的输出
- 每个互补对可插入死区时间
- 产生硬件触发
- 软件控制PWM输出
- 可配置通道极性
- 输入捕捉、基准电压比较、计数器溢出或检测到故障条件时具有可编程中断
- 正交解码器集成输入滤波器、相对位置计数和针对外部事件的位置计数中断或位置计数捕捉
- 3个输入捕捉引脚可求“或”以输出到一个通道，从而支持利用霍尔传感器来检测速度/位置 – 新特性
- 支持调制模式 – 新特性

- DMA支持FTM事件
- 全局时基模式可在多个FTM实例间共享单个时基

2.3.5.3 模块间交叉(XBARA)和“与或非”(AOI)逻辑

- 在以下片上外设之间提供一般化连接：ADC、12位DAC、比较器、FlexTimer、FlexPWM、EWM和选择I/O引脚
- 用户自定义输入/输出引脚用于所有连接到交叉开关的模块
- 从交叉开关请求DMA并产生中断
- 所有寄存器都具有写一次保护
- “与或非”功能利用四项积之和表达式提供通用布尔函数发生器，各积项包含四个所选输入（A、B、C、D）的真值或互补值

2.3.5.4 可编程延迟模块(PDB)

- 多达15个触发输入源和软件触发源
- PDB通道用于ADC硬件触发
 - 一个PDB通道关联两个ADC
 - 一个触发输出用于ADC硬件触发，每个PDB通道拥有多达4个预触发输出用于ADC触发选择
 - 触发输出可单独使能或禁用
 - 每个预触发输出具有一个16位延迟寄存器
 - 可旁路预触发输出的延迟寄存器
 - 能工作在单次采样模式或连续采样模式下
 - 一个可编程延迟中断
 - 一个序列错误中断
 - 每个预触发都有一个通道标志和一个序列错误标志
 - 支持DMA
- 脉冲输出(pulse-out)
 - 可单独使能或禁用Pulse-out
 - 可编程脉冲宽度

2.3.5.5 看门狗定时器(WDOG)

- 独立、可配置的时钟源输入
- 带有解锁序列的写一次有效控制位
- 可编程超时周期
- 可测试看门狗定时器并复位
- 窗口刷新选项
- 稳定的刷新机制
- 两次上电复位之间的看门狗复位累积次数
- 可配置的超时中断

2.3.5.6 外部看门狗监控器(EWM)

- 独立的1 kHz LPO时钟源
- CPU或外部输入信号可以通过输出信号来控制外部电路

2.3.5.7 可编程中断定时器(PIT)

- 多达4个通用中断定时器
- 多达4个中断定时器，用于触发ADC转换
- 32位计数器分辨率
- 时钟采用系统时钟频率
- 支持DMA

2.3.6 通信接口

2.3.6.1 串行外设接口(SPI)

- 主机和从机模式
- 全双工、三线式同步传输
- 可编程发送位速率
- 双缓存发送和接收数据寄存器
- 串行时钟相位和极性选项
- 从机选择输出
- 具有CPU中断能力的模式故障错误标志
- 等待模式中可控制SPI操作
- 可选MSB优先或LSB优先移位
- 可编程8位或16位数据传输长度
- 接收数据缓存硬件匹配特性
- 64位FIFO模式可高速传输大量数据
- DMA支持发送和接收

2.3.6.2 UART

- 全双工操作
- 标准传号/空号不归零(NRZ)格式
- 带小数32分频的13位波特率选择
- 可编程8位或9位数据格式
- 单独使能发送器和接收器
- 可编程发送器输出极性
- 可编程接收器输入极性
- 13位中止字符选项
- 11位中止字符检测选项
- 每次发送和接收都有一个数据字的参数缓冲器
- 针对发送和接收提供独立的FIFO结构
- 两种接收器唤醒方式：
 - 空闲线路唤醒
 - 地址标记唤醒
- 接收器地址匹配功能可减少地址标记唤醒的ISR开销
- 硬件流控制支持请求发送(RTS)和清除发送(CTS)信号
- 中断或DMA驱动操作
- 接收器帧错误检测
- 硬件奇偶校验的生成与检查
- 1/16位时间噪声检测

2.3.6.3 内部集成电路(I²C)

- 兼容I²C总线标准和SMBus（版本2）特性

通信接口

- 总线负载最高时速率高达100 kbps，总线负载限制在一定范围时速率高达400 kbps
- 多主机操作
- 串行时钟频率可通过软件编程为64种不同频率中的一种
- 可编程从机地址和毛刺输入滤波器
- 中断驱动逐字节数据传输
- 仲裁丢失中断，可从主机模式自动切换到从机模式
- 调用地址识别中断
- 总线繁忙检测广播和10位地址扩展
- 处理器处于低功耗模式时，地址匹配可引起唤醒
- 支持DMA

联系我们:

主页:
freescale.com

Web支持:
freescale.com/support

本文档中的信息仅是为了让系统和软件实施者能够使用Freescale产品而提供。本文档并未授予任何明示或默示的许可权以根据本文档中的信息来设计或制造任何集成电路。

Freescale保留更改本文档所述任何产品的权利，恕不另行通知。Freescale不保证其产品适合任何特定用途，不承担任何因为应用或使用任何产品或电路而引起的责任，明确否认任何及所有责任，包括但不限于附带或间接损害赔偿。Freescale数据手册和/或技术规格中可能会提供“典型值”参数，这些参数因应用而异，实际性能可能会随时间而改变。所有工作参数，包括“典型值”，都必须由客户的技术专家针对各种具体应用进行验证。Freescale并未让与其专利权下的许可权或其它权利。Freescale依据标准销售条款和条件销售产品，该等条款和条件详见如下地址：freescale.com/SalesTermsandConditions。

Freescale、Freescale 徽标、AltiVec、C-5、CodeTest、CodeWarrior、ColdFire、ColdFire+、C-Ware、Energy Efficient Solutions 徽标、Kinetis、mobileGT、PowerQUICC、Processor Expert、QorIQ、Qorivva、StarCore、Symphony 和 VortiQa 是 Freescale Semiconductor, Inc. 的商标，已在美国专利商标局注册。Airfast、BeeKit、BeeStack、CoreNet、Flexis、Layerscape、MagniV、MXC、Platform in a Package、QorIQ Qonverge、QUICC Engine、Ready Play、SafeAssure、SafeAssure 徽标、SMARTMOS、Tower、TurboLink、Vybrid 和 Xtrinsic 是 Freescale Semiconductor, Inc. 的商标。ARM和Cortex是ARM Limited(或其下属公司)在欧盟和/或其他地方的注册商标。保留所有权利。所有其它产品或服务名称属于其各自所有者。

© 2014 Freescale Semiconductor, Inc.